PROGRAMOVATELNÉ OBVODY FPGA a CPLD

Zkušenosti s programovatelnými obvody máme zejména v následujících oblastech :

• telekomunikace - SDH, PCM, DTMF, ISDN
• kryptografie - kodéry a dekodéry, DES a jiné algoritmy
• průmyslové aplikace - HDO, měření spotřeby tepla
• číslicové zpracování signálu (DSP) - audio, filtry, videotechnika
• procesorová technika - mikrokontrolery, komunikační obvody, řídící obvody pro silnoproudá zařízení
• interface - PCI, USB

Navrhli jsme a ověřili obvody složitosti od stovek do desítek tisíc logických hradel. Syntézu VHDL kódu (program Precision Synthesis) provádíme do různých technologií různých výrobců za účelem zjištění optimálních technických a ekonomických parametrů. Programovatelné obvody s výhodou používáme též pro ověřování funkcí u nás vyvíjených makrobloků.

SW + HW

Vývojem a výrobou FPGA obvodů se nejdéle zabývá firma XILINX což byl kdysi jeden z důvodů instalace jejího návrhového software v naší firmě. V současné době používají naši návrháři nejčastěji návrhový systém XILINX ISE 6.3i, přičemž k vlastnímu zadávání funkce obvodu a k jeho simulaci slouží nástroje firmy Mentor Graphics - Precision Synthesis (pro logickou syntézu) a ModelSim (pro digitální simulaci).

Instalace návrhoveho software firem Xilinx a Mentor Graphics nám umožňuje navrhovat systémy pro programovatelné součástky o složitosti až několik milionů hradel. Díky propojení nejnovějších návrhových nástrojů a knihoven obou firem jsme v roce 1997 úspěšně navrhli a odsimulovali jako první ve střední a východní Evropě největší programovatelné hradlové pole o složitosti cca 40000 hradel.

Obecné informace

V průběhu zpracování zakázky se provádějí následující činnosti :

• úvodní studie (odhad potřebné verze obvodu)
• návrh systému pomocí VHDL nebo knihovních prvků
• funkční simulace zapojení
• rozmístění a propojení
• časová simulace
• generace konfiguračního programu pro příslušný typ vnější paměti/programovacího souboru INTEL HEX nebo JEDEC
• dodávka obvodů (FPGA + naprogramovaná paměť / naprogramované obvody CPLD)