MAKROBLOKY (IP MAKRA, IP COREs)
V současné době, kdy lze běžně vyrobit integrovaný obvod s několika
miliony tranzistoru na čipu, se stále více uplatňuje metoda návrhu
zákaznických obvodů s využitím makrobloků (makra = cores). Makro
je definováno jako část navrhovaného systému, která je použitelná
jako samostatný stavební blok.
Existují dva typy makrobloků :
- soft makroblok (soft core) - forma syntetizovatelného RTL kódu
- hard makroblok (hard core) - výstupem jsou data ve formátu GDSII = hotový layout (hard makra jsou tedy závislá na technologii, pro kterou byly navržena)
Podobně jako jiná návrhářská střediska i firma ASICentrum průběžně
vyvíjí celou řadu obou typů makrobloků, které se stávají součástí
tzv. IP (Intellectual Property) neboli duševního
vlastnictví firmy. Používání předem připravených maker při novém
návrhu výrazně zkracuje jeho dobu a snižuje vývojové náklady. Mnoho
informací o problematice maker můžete získat také z článku
| Metody návrhu systémů na bázi FPGA |
 |
Základní vlastnosti makrobloků :
- souhlasí s příslušnými normami (standard compliant)
- dokonale verifikované pomocí programovatelných
obvodů
- parametrické (v dále uvedených tabulkách tomu odpovídá rozmezí
velikosti bloku, t.j. různý počet hradel podle způsobu použití
v příslušné aplikaci - např.šířka sběrnice)
- kompaktní a spolehlivé
- integrované a snadno použitelné
- dobře zdokumentované pomocí kompletní technické specifikace
Každý makroblok je vybaven :
- RTL VHDL syntetizovatelným kódem
- bloky pro testování
- konfiguračními soubory (constrains files)
- podporou použití (maintenance)
Kontakty
|
