BOUNDARY SCAN (ZÁPIS DO ROZHRANÍ)

Požadavky na zlepšení testovatelnosti se liší podle toho, zda nás zajímá úroveň systému, úroveň osazené desky nebo úroveň součástky. Při rostoucí sloľitosti součástek, zvětšujícím se počtu vývodů pouzder a při použití vícevrstvých plošných spojů se stává velkým problémem testovat osazenou desku s plošným spojem. Moderní řešení tohoto problému spočívá v užití metody Boundary Scan (zápis do rozhraní), které musí být přizpůsoben nejen návrh desky, ale dokonce i návrh součástek, kterými je deska osazena.

Metoda je definována pomocí normy IEEE 1149.1. Tato norma je koncipována jako otevřená, to znamená, že definuje minimální povinnou konfiguraci (registry, opcode) a umožňuje její rozšíření uživatelem. Jak je patrné z obrázků, v testovacím režimu jsou propojeny registry všech vstupně výstupních budičů integrovaných obvodů do posuvného registru a na úrovni desky jsou tyto dílčí posuvné registry opět propojeny do jednoho nebo více posuvných registrů. Díky tomu je možné na "rozhraní" integrovaných obvodů zapsat požadované logické hodnoty, případně tyto hodnoty přečíst.

Metodu Boundary Scan používáme u složitějších projektů realizovaných pomocí programovatelných obvodů FPGA, u klasických ASIC obvodů tuto metodu realizuje sw nástroj firmy Mentor Graphics BSDA.

zapojení desky

zapojení součástky

zapojení vstupní buňky součástky